OpenVera

維基百科，自由的百科全書

此條目沒有列出任何參考或來源。 (2023年3月18日)
維基百科所有的內容都應該可供查證。請協助補充可靠來源以改善這篇條目。無法查證的內容可能會因為異議提出而被移除。

OpenVera是一種硬件驗證語言，它由新思科技研發和運營。該語言主要用於創建硬件系統的測試平台。OpenVera是作為IEEE 1800標準的SystemVerilog的一個基礎部分，許多從事半導體集成電路設計、系統級設計、IP核設計以及電子設計自動化的人員都受益於此。

相關條目[編輯]

SystemVerilog

外部連結[編輯]

http://www.open-vera.com/（頁面存檔備份，存於互聯網檔案館）
ASIC World Vera Tutorial（頁面存檔備份，存於互聯網檔案館）
Open Vera Tutorial

可程式化邏輯裝置

概念

硬件描述語言

Verilog
- A
- AMS
VHDL
- AMS
- VITAL（英語：VHDL-VITAL）
SystemVerilog
- DPI
SystemC
Altera硬件描述語言（英語：Altera Hardware Description Language）
Handel-C
屬性規範語言（英語：Property Specification Language）
統一電源格式（英語：Unified Power Format）
PALASM
高階布林表達式語言（英語：Advanced Boolean Expression Language）
可程式化陣列邏輯（CUPL）
OpenVera
C to HDL（英語：C to HDL）
Flow to HDL（英語：Flow to HDL）
MyHDL（英語：MyHDL）
JHDL
ELLA (程式語言)（英語：ELLA (programming language)）

公司

Accellera（英語：Accellera）
Actel（英語：Actel）
Achronix（英語：Achronix）
AMD
Aldec（英語：Aldec）
Atmel
終止式（Cadence）
賽普拉斯半導體
Duolog（英語：Duolog）
Forte設計系統（英語：Forte Design Systems）
英特爾
- Altera
Lattice半導體（英語：Lattice Semiconductor）
國家半導體
明導國際
Microsemi（英語：Microsemi）
西格尼蒂克
新思科技
- Magma設計自動化（英語：Magma Design Automation）
- Virage邏輯（英語：Virage Logic）
德州儀器
Tabula (company)（英語：Tabula (company)）
賽靈思

產品

硬件

iCE (FPGA)（英語：iCE (FPGA)）
Stratix（英語：Stratix）
Virtex (FPGA)（英語：Virtex (FPGA)）

軟件

Intel Quartus Prime
Xilinx ISE
Xilinx Vivado
ModelSim
Verilog-to-Routing（英語：Verilog-to-Routing）
List of HDL simulators（英語：List of HDL simulators）

IP

專有	ARC (processor)（英語：ARC (processor)） ARM Cortex-M LEON LatticeMico8（英語：LatticeMico8） MicroBlaze（英語：MicroBlaze） PicoBlaze（英語：PicoBlaze） Nios嵌入式處理器（英語：Nios embedded processor） Nios II

開源	Java最佳化處理器（英語：Java Optimized Processor） LatticeMico32（英語：LatticeMico32） OpenCores（英語：OpenCores） OpenRISC（英語：OpenRISC） OpenRISC 1200（英語：OpenRISC 1200） RISC-V Zet (hardware)（英語：Zet (hardware)）

取自 "https://zh.wikipedia.org/w/index.php?title=OpenVera&oldid=76407644"

分類：

硬件驗證語言

隱藏分類：

自2023年3月缺少來源的條目